COMPETENCES
Gestion de Projet: Dix ans d’expérience de gestion de projet dans le milieu très compétitif de la micro-électronique.
Qualité: Création et documentation de système de contrôle qualité conception et production (ISO 9001) pour des composants, incluant l’audit fournisseurs
Gestion fournisseurs : Chargée du choix et de la gestion de fournisseurs aux Etats-Unis et en Asie.
Interaction multi culturelle/fonctionnelle: en charge de projets avec des équipes aux Etats-Unis, Asie et Europe avec des représentants de près de huit nationalités et cinq spécialités professionnelles.
EXPERIENCE PROFESSIONELLE
Chef de projet assemblage semi-conducteurs : Qimonda Dresden Allemagne, Mai 2007-Mars 2009:
Acteur dans la découverte et l’évaluation des nouvelles technologies d’assemblage.
Collaborateur pour le développement des ‘roadmap’ packaging.
Responsable du projet ‘packaging’ pour trois composants, de la détermination du cahier des charges à la production et management des retours clients, incluant la documentation qualité.
Expert technique pour un projet d’optimisation du processus de design packaging (Projet ‘lean 6 sigma’)
Porteur de Projet : A3V Juillet 2006 – Mai 2007 : Etude d’un dispositif médical visant à dispenser de la colle biologique en une couche mince transparente pour la chirurgie cornéenne.
Développement du projet, Validation de l’idée et recherche de fonds.
Consultant en assemblage de semi-conducteurs et transfert de technologies.
Dibcom SA, Palaiseau, France, Mai-Septembre 2005 (CDD): Etudes de faisabilité d’un ‘System in Package’.
International Rectifier, Oxted, Royaume Unis, Janvier-Mars 2005, (CDD) : Chef de projet pour le transfert d’une technologies d’assemblage developée en interne a des partenaires externes.
Consultant Boitier Micro-électronique et Test: Altis Semiconductor, Corbeil Essonne, France, Juillet 2003-Novembre 2004 (redirection de la stratégie)
Chargée de la sélection et conception des offres d’assemblage:
Conception et documentation des spécifications d’Assurance Qualité pour l’assemblage de semi-conducteurs.
Création d’un partenariat avec des fournisseurs d’assemblage et test pour créer une solution ‘clé en main’ pour la nouvelle offre de fondeur d’Altis.
Support technique en pré et post vente pour les études de faisabilité d’assemblage.
Ingénieur de conception de boitiers microélectroniques :
Procket Networks Inc, Milpitas, CA, USA, Août 2000-Mai 2003 (Rachat de l’entreprise)
Responsable du projet ‘packaging’ pour trois composants, de la détermination du cahier des charges à la production et management des retours clients, incluant la documentation qualité.
Responsable de la gestion des fournisseurs, incluant la gestion et documentation des audits.
Définition et documentation des ‘design rules’ du substrat pour assurer le rendement de l’assemblage des composants.
Détermination, Coordination et documentation de la qualification qualité des composants selon les standards de l’industrie.
Conception du pin out de la puce et du composant pour l’optimisation de l’Intégrité du signal et du rendement d’assemblage.
Advanced Micro Devices, Santa Clara, CA USA, Juin 1998-Août 2000:
Responsable des études de faisabilité, de la conception et suivit des boitiers pour différentes lignes de produits incluant les microprocesseurs K6 et Athlon (02/00-08/00), les chipsets (06/99-02/00), les mémoires flash (06/98-06/99).
Ingénieur Procédés: Akashic Memories Corp, San Jose, CA USA, 1996-1998 (Rachat de l’entreprise):
Responsable du maintien du rendement et de la qualité de la ligne de production de substrats
Manager d’une équipe de sept techniciens responsables de la calibration des équipements de production d’une ligne à fort volume.
FORMATION
Mastère Recherche en Matériaux Option Biomatériaux : Université Paris-Nord, Villetaneuse (Juillet 2006)
Projet de fin d’études : la greffe de cornée sans sutures : Etude d’une méthode de contention
Master of Science Matériaux : San Jose State University, San Jose, CA USA (Août1998)
Thèse: Effect of carbon overcoat on corrosion characteristics of thin film magnetic media. Effet de la couche mince de carbone sur la corrosion des substrats magnétiques de disques durs,
Ingénieur EPF : EPF Ecole d’ingénieurs, Sceaux France (Juin 1995):
Option: Mécanique des Matériaux et Structures
BREVETS
Packaging de semi-conducteurs :
Inventeur et co-inventeur de huit brevets déposés aux USA dans le domaine de l’assemblage des semi-conducteurs et l’automatisation du design de boitiers (‘assignee’ Advanced Micro Devices):
6,983,438 Design tool for integrated circuit design
6,621,043 Laser trim process control
6,569,694 Method of checking BGA substrate design
6,515,354 Micro-BGA beam lead connection with cantilevered beam leads
6,432,291 Simultaneous electroplating of both sides of a dual-sided substrate
6,426,290 Electroplating both sides of a workpiece
6,348,142 Electroplating multi-trace circuit board substrates using single tie bar
6,319,752 Single-layer autorouter
OUTILS INFORMATIQUE
Bureautique Microsoft Office , Lotus Notes, Star Office
CAO : Outils Cadence, AutoCAD
WEB : DreamWeaver, FrontPage, Joomla
Management de projet : Microsoft Project
Système : Unix, Windows, Linux
DIVERS
Français / Anglais (US) : Bilingue, 9 ans d’expérience professionnelle en Californie.
Allemand : Niveau Européen B1
Espagnol : Niveau Européen A2
Nationalité française, Citoyenneté américaine
| |
