|
|
|
|
|
| | | | |
|
CV Developpement/Validation electronique numerique (ASIC & FPGA ) | |
|
|
Developpement/Validation electronique numerique (ASIC & FPGA )
Conception Carte electronique
Developpement Software embarque | |
|
Projet professionnel : Travailler dans le domaine de la microélectronique au sein d’un bureau d’étude spécialisé dans les FPGA.
FORMATION UNIVERSITAIRE
2008/2009 : Master 2 Professionnel EEATS (Electronique, Electrotechnique, Automatique, Traitement du Signal) spécialité CONCEPTION DES SYSTEMES INTEGRES NUMERIQUES ET ANALOGIQUES, Université Joseph Fourier Grenoble.
2007/2008 : Master 1 SCIENCES ET TECHNOLOGIES Mention Microélectronique & Nanoélectronique Faculté de Marseille, Université Paul Cézanne Aix- Marseille III.
2006/2007 : Licence Professionnelle E.I.S.I (Electronique et Informatique des Systèmes Industriels) Mention Microélectronique et Microsystèmes I.U.T Marseille, Université Paul Cézanne Aix- Marseille III.
Juin 2006 : DUT G.E.I.I (Génie Electrique et Informatique Industrielle) option Electronique I.U.T Marseille, Université Paul Cézanne Aix- Marseille III.
Juin 2003 Baccalauréat S.T.I (Sciences et Technologies Industrielles) option Génie Electronique Lycée Jean Lurçat Martigues.
Aptitudes et Connaissances informatiques :
Traitement et transmission analogiques et numériques, étude des différents filtres.
Compatibilité Electromagnétique.
Conception Assistée par Ordinateur.
Conception sur circuits logiques programmable FPGA et CPLD fabricant Altera (Cyclone II) & Xilinx (Spartan III, Virtex 5).
Environnement Windows 95,98 et XP, Linux, Station SUN Solaris.
Microsoft Office, Visual basic c++, Protel DXP, ADS, Matlab, ISE, Quartus II, Simplify ,Clearblue, ModelSim, Léonardo, Formal Check, Chipit, ClearCase .
VHDL_AMS : Advance_MS et simulateur Eldo
Test: Synopsis (Design compiler, ATPG TetraMax, DFT)
Environnement Cadence : Composer schematic, analog artist, virtuoso.
Langage : C, Assembleur, VHDL, VERILOG, Tcl, PERL
Connaissances linguistiques
Anglais (lu, écrit, parlé) + langage technique.
Italien (lu, écrit, parlé).
EXPERIENCES PROFESSIONNELLES/ REALISATIONS TECHNIQUES
Avril/septembre 2009 : Implantation d’un outil de debug (Clearblue DAFCA Inc.) pour SOC et FPGA
ST MICROELECTRONICS GRENOBLE Groupe HED (Home Entertainment & Display) Service DSMG (Design Support Methodology Group).
Avril/juin2008 : Modélisation des phénomènes de conduction dans les micros capteurs de gaz Laboratoire IM2NP Institut Matériaux Microélectronique Nanoscience de Provence) Service Microcapteur Université Paul Cézanne FST St. Jérôme Marseille.
Mars/juin 2007 : Conception et réalisation d’un appareil de réception numérique multimédia MPEG4 HD Société WORLDSAT Service R&D Aix en Provence.
Avril/juin 2006 : Etude et caractérisation de l’oxyde tunnel d’une cellule mémoire E.E.P.R.O.M au laboratoire L2MP (Laboratoire Matériaux et Microélectronique de Provence) Marseille Technopole de Château Gombert.
| |
|
| Recherche d'Emploi : | Recherche Active d'emploi | |
|
| Formation : | Bac+6 | |
|
| Expérience : | 0 à 2 ans | |
|
| Résidence : | Isère (38) | |
|
| Préférences Géographiques : |
Isère (38) | |
|
| Mots Clefs : | C, Assembleur, VHDL, VERILOG, Tcl,PERL, SCRIPT,Microsoft Office, Visual basic c++, Protel DXP, ADS, Matlab, ISE, Quartus II, Simplify ,Clearblue, ModelSim, Léonardo, Formal Check, Chipit,ClearCase ,FPGA,SOC,ASIC,XILINX, ALTERA,Validation,numerique,analogique,
Conception, Carte, electronique ,
Developpement, Software, embarque | |
|
|
| |
|
