Emploi informatique - emploi électronique
Inscrivez votre entreprise pour bénéficier d'un essai gratuit et accéder aux coordonnées de ce candidat !

CV Ingénieur Microéléctronique


10 ans d’expérience
Disponible : mai 2018
Formation : Diplôme d’Ingénieur d’Etat en Microélectronique de l’Ecole Nationale Supérieure Des Ingénieurs de CAEN (2004)


Secteurs d’activités Design Numérique – Design Analogique – Vérification (ERM, UVM)
Langages Infos PL-SQL, Shell Unix, VHDL, Verilog, SystemVerilogue, langage e, SPECTRE, SPICE, ELDO, Systeme RDL
Compétences Techniques Bureautique : MS Office (Excel, Word, PowerPoint, Access)

Outils : SPECMAN, SPYGLASS, DESIGN COMPILER, CADENCE, Les produits Microsoft

Environnement : Linux, Windows 2003,2008 et 2012 Server, Windows XP, VNC, Global For Unix, SVN, Clearcase, P4V

Métiers / Fonctions Consultante en Vérification, Consultante en Design Numérique, Ingénieur en Design Analogique.

















Gestion de projet
• Méthodes basées sur ITIL
• Gestion du temps et planification
• Gestion de stress
• Documentation technique sur le produit
• Processus de conception et de résolution de problèmes
• Grande capacité d’adaptation
• Esprit d’équipe
Electronique
• Conception de circuits numériques et analogiques
• Vérification des circuits numériques
• Vérification de système mixte (Netlist spectre, Systemverilog)
• Electronique numérique et analogique
• Electrotechnique
Télécommunication
• Transmission de l’information
• Optoélectronique
• Systèmes de communications sans fil
• Introduction aux réseaux et protocoles
Informatique
• Frameker
• Systèmes : Windows, Unix / Linux, Solaris, VNC, P4V
Langages et logiciels
• Langage VHDL, VERILOG, ELDO, SPICE, SPECTRE, VHDLAMS, System Verilog, System RDL
• Langages Assembleur : 8085 & 8086, DSP
• Langages C, C++, E
• Logiciels électronique : ORCAD, PSPICE, ATELECAD, CADENCE












Dates : 01/09/2004 au 06/09/2014
Fonction : Ingénieur en Design Analogique, Ingénieur en Vérification (ERM, SPECMAN), Ingénieur en Design Numérique








2008 - 2013 : Ingénieur en conception numérique, chez ST-Ericsson

• Développement numérique des IPs (I2CHS, IRRC, HASH, HSEM)
• Description en langage VHDL ET VIRILOG
• Flot de Validation (Synthèse, DFT, ATPG, FORMALITY, XML)
• planification
• Analyse des résultats, vérification premier niveau
• Coordination
• Elaboration des spécifications techniques et des rapports relatifs au projet
• Support client
• Reporting d’activité

2007 - 2008 : Ingénieur en vérification, chez STMicroelectronics
• Installation, Configuration et Administration Oracle Database 10g et 11g, 12c
• Gestion d’espace de stockage physique et logique des bases de données.
• Vérification ERM(Specman) de l’IP I2CHS :
• Implémentation des tests et Debug
• Mise à jour de l’environnement de Vérif. ainsi que du Vérif. Plan
• Tourner des non-regression, analyse du functional coverage
• Tourner Certitude et analyser les rapports en coordination avec le designer

2004 - 2007 : Ingénieur en conception analogique, chez STMicroelectronics
• Conception analogique des convertisseurs analogique/numérique Sigma /Delta
• Conception,
• Layout
• Check CDC et LVS
• Conception de quelques blocks dans les circuits RX/TX pour une transmission MIPI
• Conception analogique d’un CAN Sigma Delta 13bits qui a pour rôle de convertir la charge d’une batterie en un mot binaire


Dates : 2015 à 2016

Fonction : Etudes Doctoral avec comme sujet LES ADPLLS







SONDREL LTD
Dates : Depuis Septembre 2016

Fonction : Consultante en Vérification et Design Numérique





2017 - 2018 : Consultante en Design numérique, chez Sondrel-Ltd
• Implementation en Vhdl et Verilog des requêtes client pour un Peripheral IP pour des applications video, mise à jour des spécifications
• implementation de tests en SV, tourner et analyser les fichiers Spyglass, support client
2016 - 2017 : Consultante en Vérification, chez Sondrel-Ltd
• Vérification avec System Verilog, d’un Système mixed (Contenant deux parties Analogue et Digitale) utilisant VCS-mx(Synopsys) :
• implémentations des tests
• Simulation en utilisant soit le model comportemental (VerilogA), ainsi que la netlist spectre, génération des patterns, élaboration et mise à jour du Test Plan et Vérif Plan.

Français, Anglais et Arabe
Recherche d'Emploi :Recherche Active d'emploi
Formation :Bac+6
Expérience :>10 ans
Résidence :
Préférences Géographiques : Ile-de-France
Mots Clefs :Conception numérique conception analogique Verification Microelectronique

Derniers cv : 502 · 501 · 500 · 499 · 498 · 497 · 496 · 495 · 494 · 493 · 492 · 491 · 490 · 489 · 488 · 487 · 486 · 485 · 484 · 483 · 
482 · 481 · 480 · 479 · 478 · 477 · 476 · 475 · 474 · 473 · 472 · 471 · 470 · 469 · 468 · 467 · 466 · 465 · 464 · 463 · 462 · 
461 · 460 · 459 · 458 · 457 · 456 · 455 · 454 · 453 · 452 · 451 · 450 · 449 · 448 · 447 · 446 · 445 · 444 · 443 · 442 · 441 · 
440 · 439 · 438 · 437 · 436 · 435 · 434 · 433 · 432 · 431 · 430 · 429 · 428 · 427 · 426 · 425 · 424 · 423 · 422 · 421 · 420 · 
419 · 418 · 417 · 416 · 415 · 414 · 413 · 412 · 411 · 410 · 409 · 408 · 407 · 406 · 405 · 404 · 403 · 402 · 401 · 400 · 399 · 
398 · 397 · 396 · 395 · 394 · 393 · 392 · 391 · 390 · 389 · 388 · 387 · 386 · 385 · 384 · 383 · 382 · 381 · 380 · 379 · 378 · 
377 · 376 · 375 · 374 · 373 · 372 · 371 · 370 · 369 · 368 · 367 · 366 · 365 · 364 · 363 · 362 · 361 · 360 · 359 · 358 · 357 · 
356 · 355 · 354 · 353 · 352 · 351 · 350 · 349 · 348 · 347 · 346 · 345 · 344 · 343 · 342 · 341 · 340 · 339 · 338 · 337 · 336 · 
335 · 334 · 333 · 332 · 331 · 330 · 329 · 328 · 327 · 326 · 325 · 324 · 323 · 322 · 321 · 320 · 319 · 318 · 317 · 316 · 315 · 
314 · 313 · 312 · 311 · 310 · 309 · 308 · 307 · 306 · 305 · 304 · 303 · 302 · 301 · 300 · 299 · 298 · 297 · 296 · 295 · 294 · 
293 · 292 · 291 · 290 · 289 · 288 · 287 · 286 · 285 · 284 · 283 · 282 · 281 · 280 · 279 · 278 · 277 · 276 · 275 · 274 · 273 · 
272 · 271 · 270 · 269 · 268 · 267 · 266 · 265 · 264 · 263 · 262 · 261 · 260 · 259 · 258 · 257 · 256 · 255 · 254 · 253 · 252 · 
251 · 250 · 249 · 248 · 247 · 246 · 245 · 244 · 243 · 242 · 241 · 240 · 239 · 238 · 237 · 236 · 235 · 234 · 233 · 232 · 231 · 
230 · 229 · 228 · 227 · 226 · 225 · 224 · 223 · 222 · 221 · 220 · 219 · 218 · 217 · 216 · 215 · 214 · 213 · 212 · 211 · 210 · 
209 · 208 · 207 · 206 · 205 · 204 · 203 · 202 · 201 · 200 · 199 · 198 · 197 · 196 · 195 · 194 · 193 · 192 · 191 · 190 · 189 · 
188 · 187 · 186 · 185 · 184 · 183 · 182 · 181 · 180 · 179 · 178 · 177 · 176 · 175 · 174 · 173 · 172 · 171 · 170 · 169 · 168 · 
167 · 166 · 165 · 164 · 163 · 162 · 161 · 160 · 159 · 158 · 157 · 156 · 155 · 154 · 153 · 152 · 151 · 150 · 149 · 148 · 147 · 
146 · 145 · 144 · 143 · 142 · 141 · 140 · 139 · 138 · 137 · 136 · 135 · 134 · 133 · 132 · 131 · 130 · 129 · 128 · 127 · 126 · 
125 · 124 · 123 · 122 · 121 · 120 · 119 · 118 · 117 · 116 · 115 · 114 · 113 · 112 · 111 · 110 · 109 · 108 · 107 · 106 · 105 · 
104 · 103 · 102 · 101 · 100 · 99 · 98 · 97 · 96 · 95 · 94 · 93 · 92 · 91 · 90 · 89 · 88 · 87 · 86 · 85 · 84 · 
83 · 82 · 81 · 80 · 79 · 78 · 77 · 76 · 75 · 74 · 73 · 72 · 71 · 70 · 69 · 68 · 67 · 66 · 65 · 64 · 63 · 
62 · 61 · 60 · 59 · 58 · 57 · 56 · 55 · 54 · 53 · 52 · 51 · 50 · 49 · 48 · 47 · 46 · 45 · 44 · 43 · 42 · 
41 · 40 · 39 · 38 · 37 · 36 · 35 · 34 · 33 · 32 · 31 · 30 · 29 · 28 · 27 · 26 · 25 · 24 · 23 · 22 · 21 · 
20 · 19 · 18 · 17 · 16 · 15 · 14 · 13 · 12 · 11 · 10 · 9 · 8 · 7 · 6 · 5 · 4 · 3 · 2 · 1 ·